Ik doe RTL-ontwerp in Verilog of SystemVerilog voor jouw vereiste
"Voordat je overslaat, doe het gewoon"
Niveau 1
Voldoet aan bepaalde prestatiecriteria en toont een sterke potentie op de marktplaats.
Over deze dienst
Ben je op zoek naar een betrouwbare RTL Design Engineer voor jouw project? Je bent op de juiste plek.
Ik ben gespecialiseerd in het schrijven van nette RTL met Verilog of SystemVerilog. Of je nu een module vanaf nul wilt laten ontwerpen, een bestaand ontwerp wilt laten debuggen, of een volledige verificatie-testbench nodig hebt, ik bied efficiënte en goed gedocumenteerde oplossingen.
Diensten die ik aanbied
- RTL-ontwerp in Verilog & SystemVerilog
- Combinatorisch & sequentieel logica-ontwerp
- Finite State Machines (FSM - Mealy & Moore)
- Tellers, registers, shift registers, multiplexers, ALU, FIFO, geheugen, UART, SPI, I2C en aangepaste digitale circuits
- Geparameteriseerde RTL-modules
- SystemVerilog testbench ontwikkeling
- Functionele simulatie & debugging
- Waveform-analyse en bugfixing
- FPGA-geschikte syntheseerbare code
Tools:
- Cadence Xcelium
- Xilinx Vivado
Neem contact met mij op voordat je een bestelling plaatst, zodat we jouw projectvereisten kunnen bespreken en ik de beste oplossing voor jouw ontwerp kan bieden.
Platform:
Overige
Expertise:
Firmware development
•
SoC-optimalisatie
