Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwerp fpga en soc systemen voor beeldverwerking, video en dsp
FPGA, SoC, ASIC en RTL Engineer Verilog SystemVerilog Vivado AI en ML Expert
Ik ben een Elektrisch Ingenieur afgestudeerd in FPGA-ontwerp van RTL-concept tot eindbitstream. Ik ontwerp in Verilog en SystemVerilog, voer functionele verificatie uit en implementeer volledige ontwe...
Over deze dienst
Elektrisch Ontwerp Engineer met expertise in FPGA Ontwerp Engineer, Verilog/SystemVerilog RTL ontwerp, verificatie en implementatie met Vivado, Vitis en SDK toolchains.
Ik lever schone, goed gedocumenteerde FPGA oplossingen voor digitaal ontwerp, SoC
integratie en AI/ML deployment op edge devices.
Van concept tot bitstream, ik beheer de volledige ontwerpcyclus met precisie
en op tijd leveren.
Meertalig (Engels, Urdu, Arabisch, Frans, Duits) klaar om samen te werken met
klanten wereldwijd.
Laten we iets krachtigs bouwen. Stuur me vandaag nog een bericht.
Veelgestelde vragen
Automatische vertaling
Welke FPGA-borden en platforms ondersteun je?
Ik ondersteun Xilinx/AMD (Artix-7, Zynq, Spartan-6/7), Intel/Altera (Cyclone IV/V, Arria, Stratix) en Lattice (ECP5, iCE40). Als je een ander bord hebt, stuur me eerst een bericht en ik bevestig de compatibiliteit.
Bied je simulatie-resultaten en waveforms aan?
Ja. Alle standaard- en premium-pakketten bevatten screenshots van simulatie waveforms en een korte verificatierapport als bewijs dat het ontwerp volledig functioneel is voor levering.
Kun je werken vanaf een blokdiagram, specificatie of ruwe schets?
Absoluut. Je kunt een blokdiagram, een geschreven specificatie, een datasheetreferentie of zelfs een ruwe beschrijving van wat je nodig hebt delen. Ik vertaal het naar schone, werkende RTL-code.
Welke bestanden ontvang ik nadat het project is afgerond?
Je ontvangt alle bronbestanden (.v of .sv), constraintbestanden (.xdc), simulatie testbench, waveform screenshots, synthese- en implementatierapporten en een readme die het ontwerp uitlegt.
