Ik deploy je simulink model naar zynq fpga met HDL coder en soc blockset

Sommige informatie is automatisch vertaald.

Asad K

Pakistan

Ik spreek Urdu, Engels, Frans

4 bestellingen voltooid

FPGA engineer Verilog VHDL RTL Vivado Quartus SoC

FPGA en elektronica engineer met meer dan 4 jaar ervaring in Verilog, VHDL en RTL ontwerp op Xilinx Vivado en Intel Quartus. Ik specialiseer me in Zynq SoC hardware-software co-design met MATLAB/Simul...

Lees meer

Over deze dienst

Heb je een Simulink model maar krijg je het niet aan de praat op FPGA hardware? Dat probleem los ik precies op.

Ik ben gespecialiseerd in MATLAB/Simulink Xilinx Zynq SoC deployment met behulp van HDL Coder, Embedded Coder, SoC Blockset en SoC Builder, een zeldzame vaardigheid die de meeste FPGA engineers niet bezitten.

️Wat ik doe:

HDL Coder IP core generatie uit Simulink subsystems.
SoC Blockset PS PL hardware-software verdeling
AXI4-Lite / AXI4-Stream interface mapping, vaste-komma conversie en kwantisatie, Embedded Coder C/C++ voor Zynq ARM Cortex-A9
ELF deployment op embedded Linux.
LabVIEW / MATLAB / UDP host interface ontwerp

Elke levering bevat:

Simulink model met correct geconfigureerde HDL Coder
Synthese-klare Verilog/VHDL bronbestanden
Vivado project met gegenereerde bitstream
ELF voor ARM processor indien PS-side code nodig is
Deployment notities zodat je het zelfstandig kunt herbouwen

Waarom voor mij kiezen:

De meeste FPGA engineers schrijven alleen HDL. Ik werk direct binnen je Simulink omgeving, geen herwerking, geen vertaallaag. Praktijkervaring met Zynq en Zynq Ultrascale, AXI PS-PL communicatie, multi-threaded embedded Linux en LabVIEW UDP interfaces.

Stuur me een bericht voordat je bestelt, ik bevestig eerst de haalbaarheid.

Lees meer