Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik schrijf, debug en simuleer verilog systemverilog rtl met questasim en vivado
Hallo! Ik ben gepassioneerd door digital hardware design, FPGA-ontwikkeling en embedded systemen. Ik volg momenteel een opleiding Elektrotechniek terwijl ik mijn vaardigheden in Verilog/SystemVerilog ...
Over deze dienst
Op zoek naar betrouwbare Verilog/SystemVerilog RTL ontwerp, debugging of simulatie?
Ik bied simulatie-gebaseerde RTL-ontwikkeling met QuestaSim, Vivado en WaveDrom. Ik kan helpen met combinatorische en sequentiële logica, FSMs, multiplexers, encoders, decoders, registers, tellers, vergelijkers, adders, basis ALUs, testbench ontwikkeling, RTL debugging, waveform analyse, Vivado project setup, RTL elaboratie, synthese, RTL schema's, resource gebruik rapporten en basis XDC constraint integratie (indien aangeleverd).
Je ontvangt:
Schoon, gecommentarieerde RTL broncode
Compleet testbench
Simulatie waveforms
Vivado projectbestanden & synthese (Standaard/Premium)
WaveDrom timing diagrammen (indien inbegrepen)
PDF documentatie
Georganiseerde projectbestanden
Neem contact met mij op voordat je bestelt met je projectvereisten zodat ik kan bevestigen dat ze binnen mijn scope vallen.
Opmerking: Deze service richt zich uitsluitend op RTL ontwerp, simulatie en synthese. Fysieke FPGA programmering, hardware testen, geavanceerde implementatie en timing afsluiting zijn niet inbegrepen
Mijn portfolio
Veelgestelde vragen
Automatische vertaling
Welke HDL talen ondersteun je?
Ik bied RTL ontwerp en debugging in Verilog en SystemVerilog.
Welke software gebruik je?
Ik gebruik QuestaSim voor simulatie, Vivado voor project setup, RTL elaboratie en synthese, en WaveDrom voor professionele timing diagrammen.
Test je ontwerpen op een fysieke FPGA board?
Nee. Mijn diensten richten zich op RTL ontwerp, simulatie, verificatie en Vivado synthese. Fysieke FPGA programmering en hardware testen zijn niet inbegrepen.
Kun je mijn bestaande Verilog of SystemVerilog code debuggen?
Ja. Ik kan je RTL beoordelen, simulatie- of logica-problemen identificeren en je bestaande ontwerp verbeteren of debuggen indien het binnen mijn scope valt.
Ontvang ik de volledige broncode?
Ja. Alle opleveringen bevatten de volledige broncode samen met het bijbehorende testbench en alle bestanden die in je gekozen pakket zijn inbegrepen.
Moet ik contact met u opnemen voordat ik een bestelling plaats?
Ja. Stuur me je projectvereisten voordat je bestelt, zodat ik ze kan beoordelen en bevestigen dat ik het project kan voltooien.
