Ik schrijf verilog, systemverilog of vhdl modules en testbenches voor fpga

Sommige informatie is automatisch vertaald.
Bora EE

Nederland

Ik spreek Turks, Engels, Frans

Elektrische engineering-diensten door een TU/e MSc-student gespecialiseerd in RF, FPGA,

Ik bied aan: • Python/MATLAB-signaalverwerkingsscripts — filters, FFT, spectrale analyse, datapijplijnen • Verilog/VHDL-modules & testbenches — RTL-ontwerp, verificatie, bugfixes • PCB- en schakelingb...
Lees meer
Over deze dienst

Nodig je Verilog, SystemVerilog of VHDL nodig voor je FPGA-project? Ik ontwerp schone, syntheseerbare RTL met juiste verificatie.


Wat ik lever:

Combinatorische & sequentiële logica

FSMs en controllers

Communicatie-interfaces (SPI, I2C, UART, AXI-Lite)

DSP-blokken (filters, rekenwerk, pipelines)

Geheugencontrollers en FIFOs

Testbenches (SV of cocotb)

Bugfixing en codebeoordelingen


Mijn aanpak:

Elk module komt met een testbench. Ik verifieer functionaliteit voor levering en geef golfvormen weer die de correcte werking tonen. Code is lint-clean en volgt industrienormen.


Achtergrond:

Elektronica-werknemer aan de TU Eindhoven met FPGA-cursus en praktijkervaring in digitaal ontwerpen.


Doelen:

Xilinx (Vivado), Intel/Altera (Quartus), Lattice, of vendor-agnostische code.


Stuur me een bericht met jouw wensen, ik bevestig de scope en planning voordat je bestelt.

Lees meer
write verilog, systemverilog, or vhdl modules and testbenches for fpga
Volledig scherm
write verilog, systemverilog, or vhdl modules and testbenches for fpga

Gerelateerde tags