Het lijkt erop dat deze dienst tijdelijk niet beschikbaar is

Ik ontwerp en verifieer digitale logicasystemen met verilog, system verilog, uvm

Sommige informatie is automatisch vertaald.
Medhavi

India

Ik spreek Engels, Hindi

Gepassioneerd door Functionele Verificatie, ASIC en digitale schakelingen!

Hoi! Ik ben Medhavi. Ik heb een masterdiploma in VLSI en Embedded System Engineering met 3 jaar professionele werkervaring bij een MNC. Expertise: VIPs | Coverage | Regression Hardware talen: Verilog...
Lees meer
Over deze dienst

Kort over mij: Ik ben een professional in Functionele Verificatie met 6 maanden intensieve en grondige training in het opzetten van complexe verificatie-omgevingen met behulp van System Verilog en UVM frameworks.

Bekwaam in het ontwikkelen van testplannen, BFMs/UVCs voor industrienorm protocollen. Belangrijke prestaties zijn onder andere het implementeren van functionele coverage en het schrijven van complexe tests voor coverage afsluiting met regressie en coverage analyse, samen met RTL debug.


Belangrijkste diensten:

  • Ontwerpen, ontwikkelen en verifiëren van digitale systemen met Verilog | VHDL | System Verilog | UVM hardware beschrijvende taal.
  • Schrijven van efficiënte en syntheseerbare code voor FPGA en ASIC implementaties.
  • Uitvoeren van universiteitsprojecten en opdrachten met werkende broncode en test simulatie resultaten.
  • Analyseren en debuggen van simulatie resultaten om ontwerpproblemen te identificeren en op te lossen.
  • Samenwerken met cross-functionele teams om ontworpen modules te integreren in grotere systemen.
  • Ontwikkelen en onderhouden van technische documentatie voor ontworpen modules.


Standards/Protocollen: AXI | AHB | APB | UART | SPI | I2C | CAN | PCIe | USB | Ethernet


Hardware talen: Verilog | VHDL | System Verilog | UVM


Software talen: C | C++ | Python


Simulators: VCS | Questa | ModelSim

Lees meer
design and verify digital logic systems using verilog, system verilog, uvm
Volledig scherm
design and verify digital logic systems using verilog, system verilog, uvm
Volledig scherm
Volledig scherm
design and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvm

Mijn portfolio

Gerelateerde tags