Ik ontwerp fpga en rtl met verilog en systemverilog

Sommige informatie is automatisch vertaald.

Pakistan

Ik spreek Pasjtoe, Engels, Urdu, Duits

Ik schrijf verilog, vhdl en systemverilog code voor rtl-ontwerp en verificatie

Ik ben een Electrical Engineer gespecialiseerd in Verilog en SystemVerilog voor digitaal ontwerp en verificatie, met een sterke focus op FPGA-gebaseerde systemen. Ik heb ervaring in RTL-ontwerp, test...
Over deze dienst

Over deze dienst

Ik lever syntheseerbare en goed gedocumenteerde Verilog, VHDL en SystemVerilog code voor FPGA-gebaseerde ontwerpen, inclusief combinatorische/sequentiële logica, AI-versnellers (bijvoorbeeld LeNet-5, CNNs, Perceptron) en hardwarebeveiligingsimplementaties (bijvoorbeeld TrustZone, AES). Ik zorg voor hoogwaardige simulaties (ModelSim, Vivado) en succesvolle FPGA-implementaties met toonaangevende toolchains.

Tools & Frameworks:

  • Xilinx
  • Vivado
  • Vivado HLS
  • SDK
  • Vitis
  • Quartus
  • ModelSim
  • Cadence
  • Tanner EDA
  • RTL ontwerp en simulatie

Boards:

Xilinx en Altera (Intel) FPGAs

Wat ik aanbied:

  • RTL codering voor digitale circuits
  • FPGA-gebaseerde AI/ML versneller ontwerp
  • Veilige hardware-implementaties
  • Functionele testbenches & simulaties
  • Synthese en FPGA bitstream generatie

Waarom voor mij kiezen?

  • Praktijkervaring met projecten
  • Sterke hardware/software co-design vaardigheden
  • Snelle, professionele levering met documentatie

Laten we jouw volgende FPGA-oplossing bouwen. Stuur me een bericht om te beginnen!


Mijn portfolio