Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwikkel fpga verilog rtl ontwerpen en digitale logica projecten
FPGA Verilog PCB Embedded Systems engineer
Ik ontwerp en bouw embedded systemen, FPGA en digitale logica projecten, en op maat gemaakte PCBs, van Verilog RTL en Arduino/ESP32 firmware tot KiCad en Altium board layouts. Mijn tools omvatten Veri...
Over deze dienst
Heb je iemand nodig die jouw FPGA, Verilog, SystemVerilog of Digital Logic project meteen goed aanpakt?
Ik ben gespecialiseerd in hardwareontwikkeling, FPGA-programmering en IP core creatie met Verilog en SystemVerilog. Deze dienst omvat het bouwen, implementeren en testen van FPGA-gebaseerde oplossingen, van eenvoudige digitale logica tot RISC-processors en maatwerk IP cores.
Ik werk hands-on met Arty A7, Nexys A7 en Zybo FPGA-borden en kan jouw project direct op deze platforms implementeren. Dat betekent het vertalen van jouw specificaties naar RTL, ontwikkelen en integreren van IP cores, functionaliteit debuggen, simulatieanalyse uitvoeren en User Constraint Files (UCF) schrijven voor jouw doelboard.
De diensten die ik aanbied:
- Logic gate codering
- Timing diagrammen
- Blokschema's
- Finite state machines (FSMs)
- Arithmetic state machines (ASMs)
- Waarheidstabellen
- Testbenches
- RTL-implementatie
- RISC-processor bouw
- Maatwerk IP core ontwikkeling
- User Constraint Files (UCF)
De tools die ik gebruik:
- Vivado
- ModelSim
- Xilinx ISE
- Logisim
- MATLAB
Stuur me een bericht met jouw wensen of opdracht voordat je bestelt, dan bevestig ik de scope en planning zodat je niet voor verrassingen komt te staan.
Mijn portfolio
Andere Elektrotechniek diensten die ik aanbied
Veelgestelde vragen
Automatische vertaling
Kun je werken met mijn specifieke FPGA-bord (Arty A7, Nexys A7, Zybo, Basys, DE10, etc.)?
Ja. Stuur me je bord en ik bevestig de compatibiliteit voordat je bestelt. Als simulatie-only (geen fysiek bord testen) voldoende is voor jouw opdracht, is dat ook mogelijk en houdt het de zaken sneller en goedkoper.
Kun je code debuggen of repareren die ik al heb geschreven in plaats van helemaal vanaf nul te beginnen?
Ja, ik kan bestaande Verilog/SystemVerilog code reviewen en debuggen. Stuur het eerst door zodat ik de scope kan bevestigen en een offerte kan maken, want debuggen van bestaande code wordt anders geprijsd dan een nieuwe build.
Leg je de code aan mij uit, of moet ik het zelf begrijpen voor een viva/demonstratie?
Ik schrijf standaard nette, commentaar gevulde code. Als je het wilt doornemen of live verdedigen (viva, demo, sollicitatie), is dat inbegrepen in mijn Premium pakket, dat een korte opgenomen uitleg bevat of stuur me een bericht en we regelen het apart.
