Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwerp en ontwikkel fpga, zynq soc, axi, dma en embedded linu
Meer dan 5 jaar ervaring in het ontwerpen van embedded systemen, PCB-ontwerp en productprototyping. Ontwerp en implementeer embedded systemen vanaf nul of upgrade bestaande systemen. Ontwerp PCB's voo...
Over deze dienst
Ik bied senior-level FPGA en Zynq SoC ontwikkeling, inclusief SystemVerilog RTL, maatwerk IP, AXI4-Lite, AXI4-Stream, DMA, DDR, PS/PL integratie, PetaLinux, timingafsluiting, verificatie en ILA hardware debugging.
Projecten variëren van individuele maatwerk RTL-blokken tot complete embedded SoC-architecturen die ARM-processors, programmeerbare logica, high-speed streaming datapaden en externe sensoren/peripherals integreren.
Andere Elektrotechniek diensten die ik aanbied
Veelgestelde vragen
Automatische vertaling
Welke FPGA- en SoC-platforms ondersteun je?
Ik werk voornamelijk met AMD/Xilinx FPGA en Zynq platforms, inclusief Zynq-7000 en Zynq UltraScale+ MPSoC. Andere apparaten kunnen worden overwogen als de benodigde toolchain, apparaatbestanden en projectinformatie beschikbaar zijn.
Kun je werken aan een bestaand Vivado- of RTL-project?
Ja. Ik kan bestaande Verilog/SystemVerilog RTL, Vivado projecten, blokontwerpen, XDC constraints, maatwerk IP en simulatieomgevingen beoordelen, debuggen, uitbreiden of herstructureren.
Kun je een compleet Zynq PS/PL systeem ontwerpen?
Ja. Ik definieer PS/PL partitionering, integreer het Processing System, creëer maatwerk PL hardware, verbind AXI-interfaces, configureer klokken/reset, definieer registerkaarten en bereid de hardware/software interface voor.
Ontwikkel je maatwerk AXI4-Lite of AXI4-Stream peripherals?
Ja. Ik ontwerp AXI4-Lite control/status peripherals, AXI4-Stream datapaden en ondersteunende registerkaarten, FIFOs, interrupts en protocolhandshaking logica.
Kun je DMA en DDR integreren voor hoge-snelheid datatransfers?
Ja. Ik ontwerp PL-naar-DDR en DDR-naar-PL datapunten met AXI-Stream, AXI DMA, buffering en PS-aangekoppelde DDR zodat grote datatransfers niet afhankelijk zijn van de ARM CPU die elke woord handmatig kopieert.
Ondersteun je PetaLinux en embedded Linux integratie?
Ja. Waar nodig, ondersteun ik XSA/BSP integratie, device-tree configuratie, Linux-zichtbare FPGA peripherals, geheugen-gemapte registertoegang, opstartintegratie en applicatieniveau controle van PL hardware.
Kun je sensoren, ADC's, motoren of communicatie modules aansluiten?
Ja. Typische interfaces zijn SPI, I2C, UART, GPIO, ADC acquisitie, PWM, encoders en maatwerk digitale interfaces. Lever de datasheets en elektrische/interface vereisten aan.
Voer je synthese, implementatie en timingafsluiting uit?
Ja. Ik voer synthese, plaatsing en routing uit, XDC constraints instellen, setup/hold analyse, Slack review, klok/CDC controles, benuttingsanalyse en implementatieniveau timingafsluiting.
Kun je helpen met FPGA-naar-ASIC prototyping?
Ja. Ik structureer RTL en verificatie zodat de FPGA dient als een praktische prototype voor een latere ASIC-gerichte flow. De ASIC-implementatieflow is apart, maar FPGA-validatie is nuttig om digitale architectuur en functionaliteit te bewijzen voordat silicon wordt gemaakt.
