Ik help met je verilog, modelsim en quartus fpga project

Sommige informatie is automatisch vertaald.

Filippijnen

Ik spreek Tagalog, Engels

Excel Data Specialist, Verilog en FPGA Digital Design

Hoi, ik ben Franz! Ik bied twee diensten aan: data cleaning en organisatie in Excel, en Verilog/FPGA digitaal ontwerp. Ik ben een derdejaars student Computer Engineering Technology met ervaring in ges...

Lees meer

Over deze dienst

Heb je moeite met een Verilog-opdracht, FPGA-project of digitaal logica lab? Ik help je met ontwerpen, coderen, simuleren en debuggen.

Wat ik aanbied:

Verilog code schrijven voor combinatorische & sequentiële logica, FSMs, tellers, timers, sequentiedetectors

Testbench maken en simuleren in ModelSim

Quartus project opzetten, synthese en pin toewijzing

Debuggen van simulatieverschillen en hardwareproblemen

Duidelijke uitleg als je het leert en niet alleen code krijgt zonder begrip

Ik ben een student Computer Engineering Technology met praktische ervaring in het bouwen en debuggen van FPGA/CPLD projecten, waaronder finite state machines, klokdelers, 7-segment display drivers en sequentiedetectors. Ik heb gewerkt aan echte hardwareproblemen (defecte chips, floating pins, timing bugs) die verder gaan dan schoolboeken, dus ik begrijp zowel de code als het hardwaregedrag erachter.

Of het nu een opdracht voor school, een laboefening of een klein persoonlijk project is, ik zorg dat het correct werkt en dat jij begrijpt hoe het werkt.

Stuur me je wensen/opdrachtgegevens, en ik ga aan de slag.

Lees meer