Ik help bij het verifiëren van complex ontwerp door het ontwikkelen van sv, uvm testbench

Sommige informatie is automatisch vertaald.

India

Ik spreek Gujarati, Engels, Hindi

2 bestellingen voltooid

ASIC-verificatie

Ik heb praktische ervaring met een breed scala aan digitale ontwerp- en verificatieprojecten met Verilog HDL. Mijn expertise omvat digitale elektronica, Verilog HDL, System Verilog en UVM-methodologie...
Over deze dienst

Ik kan helpen bij het verifiëren van complexe RTL-ontwerpen met behulp van SV, UVM gebaseerde TB-omgeving, die ook functionele / code coverage aspecten behandelt (afhankelijk van de behoefte)