Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwikkel je xilinx fpga-project met vivado en vitis
FPGA en AI ontwikkelaar met 8 jaar ervaring in Verilog VHDL HLS
Ik ben een FPGA & Digitale Hardware Engineer met meer dan 8 jaar praktische ervaring in RTL ontwerp, debugging, verificatie, optimalisatie en hardware versnelling.
Ik werk met Verilog, VHDL, SystemVe...
Niveau 1
Voldoet aan bepaalde prestatiecriteria en toont een sterke potentie op de marktplaats.
Over deze dienst
Hulp nodig bij het ontwikkelen van een Xilinx FPGA-project met Vivado of Vitis? Ik help je graag om je ontwerpvereisten om te zetten in een werkende FPGA-implementatie.
Ik ontwikkel, integreer, debug en optimaliseer AMD Xilinx FPGA-projecten met behulp van Vivado, Vitis, Verilog, VHDL en SystemVerilog.
Ik kan werken met:
- Vivado-projecten en Block Design
- Zynq en ZynqMP
- AXI-interfaces en aangepaste IP
- Vitis software-integratie
- RTL-ontwikkeling en IP-integratie
- XDC-beperkingen
- Simulatie en verificatie
- Synthese en implementatie
- Timing- en resource-analyse
- Bitstream-generatie
- Hardware/software co-design
Ik kan werken met bestaande projecten of een oplossing ontwikkelen op basis van jouw specificaties.
Mijn werkwijze: Vereisten -> Ontwerp -> Implementatie -> Simulatie -> Synthese -> Timing -> Verificatie
Stuur je FPGA-onderdeel/board, Vivado/Vitis-versie, bestaande projectbestanden en vereisten voordat je bestelt.
Voor complexe Zynq, ZynqMP of aangepaste hardwareprojecten, neem contact met mij op voor een op maat gemaakte offerte.
Mijn portfolio
Andere Elektrotechniek diensten die ik aanbied
Veelgestelde vragen
Automatische vertaling
Kun je werken met mijn bestaande Vivado-project?
Ja. Ik kan een bestaand Vivado-project aanpassen, debuggen, integreren, optimaliseren of uitbreiden. Stuur me de projectbestanden en leg uit welke wijzigingen nodig zijn.
Werk je met Zynq en ZynqMP?
Ja. Ik werk aan Zynq- en ZynqMP-systemen, inclusief Vivado Block Design, AXI-interfaces, aangepaste IP, hardware/software integratie en Vitis.
Kun je aangepaste AXI IP ontwikkelen?
Ja. Ik ontwikkel en integreer aangepaste RTL IP en verbind deze met een Zynq/ZynqMP-verwerkingssysteem via geschikte AXI-interfaces.
Gebruik je Vitis?
Ja. Ik kan het FPGA-hardware ontwerp integreren met Vitis voor hardware/software co-design, inclusief communicatie tussen de processor en FPGA-logica.
Kun je werken met mijn specifieke Xilinx FPGA-bord?
Meestal wel. Geef het exacte FPGA/SoC-onderdeelnummer of het model van het ontwikkelbord door voordat je bestelt, zodat ik de compatibiliteit kan bevestigen.
Kun je de uiteindelijke bitstream genereren?
Ja. Wanneer de benodigde hardwarebestanden, constraints, IP en toolversies beschikbaar zijn, syntheseer, implementeer en genereer ik de FPGA-bitstream.
Kun je Vivado-fouten of timingproblemen oplossen?
Ja. Ik kan synthese- en implementatiefouten, timing-overschrijdingen, constraint-problemen, resourcegebruik en andere FPGA-ontwikkelingsproblemen onderzoeken.
Moet ik direct bestellen?
Voor kleine, duidelijk omschreven taken kun je het juiste pakket bestellen. Voor complexe FPGA-, Zynq/ZynqMP-, Vitis- of hardware/software-projecten neem je eerst contact met me op zodat ik de eisen kan bekijken en een passende offerte kan geven.
Reviews
1 reviews van deze dienst
| (0) | ||
| (1) | ||
| (0) | ||
| (0) | ||
| (0) |
Specificering van de beoordeling
- Communicatieniveau van de freelancer
- Kwaliteit van de levering
- Waarde van de levering
Sorteer op
Meest relevant
A andrewbynoe
Verenigd Koninkrijk
Do a good job . would work with this gig again.
US$ 600-US$ 800
Prijs
4 weken geleden
Looptijd
H 
Reactie van de freelancer
Nuttig?
Reviews
1 reviews van deze dienst
| (0) | ||
| (1) | ||
| (0) | ||
| (0) | ||
| (0) |
Specificering van de beoordeling
- Communicatieniveau van de freelancer
- Kwaliteit van de levering
- Waarde van de levering
Sorteer op
Meest relevant
A andrewbynoe
Verenigd Koninkrijk
Do a good job . would work with this gig again.
US$ 600-US$ 800
Prijs
4 weken geleden
Looptijd
H Reactie van de freelancer
Nuttig?
