Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik doe FPGA RTL design in verilog en systemverilog uvm verificatie
FPGA Engineer voor RTL Design en UVM verificatie
Welkom op mijn Digital Design & Verification profiel. Ik ben een VLSI/FPGA engineer gespecialiseerd in front-end RTL Design en Geavanceerde UVM verificatie.
Onze expertise:
• RTL Design: Verilog/Syste...
Over deze dienst
Hallo, ik ben een Digital Hardware en Verification Engineer. Ik ontwerp, optimaliseer en verifieer schone, syntheseerbare FPGA-architecturen op basis van jouw maatwerkvereisten, specificaties of blokdiagrammen.
Ik verwelkom trots alle internationale klanten, bedrijfs teams, startups en academische studenten uit elke cultuur. Of je nu een industrie-ingenieur bent die een hardwaremodule lanceert of een student die een moeilijke digitale ontwerpopdracht aanpakt, ik ben hier om je project volledig te ondersteunen met duidelijke communicatie.
Wat ik lever:
Op maat gemaakte FPGA RTL modules en hardware IP cores met Verilog & SystemVerilog
Robuuste FSMs, FIFOs, tellers, timers en datasnelpijplijnen
Volledige integratie van AXI, AHB, APB, SPI, UART en Avalon DMA protocollen
Verificatie Testbenches en functionele simulaties (Layered SV & Advanced UVM 1.2)
Gelijktijdige SystemVerilog Assertions (SVA) en functionele coverage afsluiting
Grondige RTL-debugging, syntaxcorrecties en timing verificatie
Tools & Software:
Intel Quartus Prime
QuestaSim / ModelSim
Platform Designer (QSYS)
Neem contact met mij op voordat je bestelt, zodat we samen je project specificaties kunnen bekijken!
Platform:
FPGA
Sensoren:
Geluid en trillingen
•
Spanningsdetectie
•
Camera
•
Positie
Expertise:
Debuggen
•
SoC-optimalisatie
•
testing
Mijn portfolio
Veelgestelde vragen
Automatische vertaling
Accepteer je academische opdrachten, labopdrachten of aangepaste studentprojecten?
Ja, absoluut! Ik accepteer en ondersteun graag universiteitslabopdrachten, semesterprojecten en aangepaste academische taken van studenten wereldwijd. Ik zorg dat alle opleveringen schone, goed commentaar gevulde broncode en structurele simulatie-uitvoer bevatten die gemakkelijk te volgen en te presenteren zijn.
Welke specifieke FPGA-hardwareborden en protocollen ondersteun je?
Ik ben gespecialiseerd in het Intel/Altera ecosysteem, werk veel met platforms zoals de Terasic DE1-SoC (Cyclone V). Ik configureer, debug en integreer industrienorm busprotocollen zoals AMBA AXI, AHB, APB, SPI, UART en Avalon Memory-Mapped DMA interfaces.
Kun je een volledige verificatieomgeving bouwen met UVM 1.2 vanaf nul?
Ja. Ik ontwerp modulaire, class-based SystemVerilog UVM 1.2 testbench omgevingen compleet met actieve agents, drivers, monitors en zelfcontrole scoreboards. Ik schrijf ook gelijktijdige SystemVerilog Assertions (SVA) en beheer constraint distributies om 100% functionele coverage afsluiting te bereiken.
