Ik ontwerp syntheseerbare verilog rtl modules

Sommige informatie is automatisch vertaald.
Jahnavi Bingi

India

Ik spreek Telugu, Engels, Hindi

Verilog RTL, FPGA ontwerp engineer

Ik ben een student Elektronica en Communicatie techniek met focus op Verilog RTL ontwerp, FPGA ontwikkeling en digitaal systeemontwerp. Ik werk met syntheseerbare Verilog HDL en heb praktische ervari...
Lees meer
Over deze dienst

Verilog RTL ontwerp & FPGA ontwikkeling

Ben je op zoek naar schone en syntheseerbare Verilog RTL code voor jouw digitale ontwerp of FPGA-project?

Ik kan je helpen bij het ontwerpen en ontwikkelen van Verilog-gebaseerde digitale hardware modules met simulatie en basis verificatie.

Wat ik kan leveren:

  • Verilog RTL module ontwerp
  • FSM-gebaseerde ontwerpen
  • Tellers, registers, multiplexers en decoders
  • FIFO en wachtrij ontwerpen
  • UART modules
  • Prioriteitsgebaseerde digitale architecturen
  • Basis processor/CPU componenten
  • Testbench ontwikkeling
  • Simulatie en debugging
  • Syntheseerbare RTL geschikt voor FPGA-implementatie

Tools:

  • Verilog HDL
  • Xilinx Vivado
  • EDA Playground
  • RTL simulatie en waveform analyse

Wat je ontvangt:

  • Schone en leesbare Verilog broncode
  • Testbench waar nodig
  • Simulatie/verificatie ondersteuning
  • Basis documentatie die het ontwerp uitlegt

Stuur me een bericht voordat je een bestelling plaatst als je project specifieke eisen heeft. Ik bekijk de eisen en bevestig de scope voordat ik begin.

Ik richt me op het leveren van begrijpelijke, goed gestructureerde RTL in plaats van simpelweg code die werkt.

Lees meer
design synthesizable verilog rtl modules
Volledig scherm
design synthesizable verilog rtl modules

Platform:

FPGA

Sensoren:

Versnellingsmeter

Expertise:

testing

•

Programmeren

Gerelateerde tags