Ik ontwerp schema's, pcb-lay-outs en si pi-simulaties

18 jaar ervaring in hardware onderzoek en ontwikkeling (HW R&D).

Uitgebreide ervaring in high-speed signaalverwerking, ruisreductie in voeding, betrouwbaarheid van producten ontwerpen.

Vaardig in PCB lay-out met PADS en Allegro.

Vaardig in signaalintegriteit en power integrity simulatie, bekwaam in Hyperlynx en Cadence Sigrity (voor PCIe Gen4 en DDR4 simulatie).

Ruime ervaring met FPGA, bedreven in ontwerp met Xilinx, Altera en Lattice.