Ik ontwerp verilog rtl, fpga, asic en vlsi projecten

Sommige informatie is automatisch vertaald.
Kashish

Pakistan

Ik spreek Sindhi, Urdu, Engels

Ideeën omzetten in innovatieve tech oplossingen

Hoi! Ik ben een gepassioneerde Software Engineer met expertise in Arduino, Machine Learning, App Development, Web Development en meer. Of het nu gaat om het bouwen van slimme systemen, het maken van i...
Lees meer
Over deze dienst

Ik ontwerp, ontwikkel, simuleer en verifieer Verilog RTL projecten voor FPGA, ASIC en VLSI toepassingen. Ik kan helpen met RTL ontwerp, testbenches, functionele simulatie, debugging, synthese, FPGA-implementatie en RTL-naar-GDSII flow. Je ontvangt schone, goed gestructureerde en grondig geteste Verilog code met professionele documentatie.

Lees meer
design verilog rtl, fpga, asic and vlsi projects
Volledig scherm
design verilog rtl, fpga, asic and vlsi projects
Bekijk presentatie
design verilog rtl, fpga, asic and vlsi projectsdesign verilog rtl, fpga, asic and vlsi projects

Specialisatie:

Circuit design

•

Schema's

•

Lay-out

•

Voetafdruk

+1 meer

Bestandsformaat:

ODB

Software:

Matlab

•

NI Multisim

•

Simulink

•

AutoCAD

•

arduino

•

CircuitMaker

Interface:

Wi-Fi

Andere Elektrotechniek diensten die ik aanbied

Gerelateerde tags