Ik implementeer fpga digitale signaalverwerking dsp en matlab

Wil je complexe wiskundige modellen, filters of algoritmes versnellen op hardware? 

Ik ben een professionele digitale ontwerpingenieur die gespecialiseerd is in het omzetten van high-level DSP-algoritmes naar geoptimaliseerde, high-throughput FPGA-hardware. Of je nu een MATLAB-simulatie, Python-prototype of een theoretisch blokdiagram hebt, ik vertaal het naar wiskundig nauwkeurige, timing-gesloten RTL-code.

Wat ik aanbied:

Algoritmevertaling: MATLAB, Simulink, C/C++ of Python algoritmes omzetten naar HDL.

Aangepaste DSP-architectuur: Implementatie van FIR, IIR, FFT, IFFT, DDS, Mixer en Cordic blokken.

Fixed-point optimalisatie: Kwantisatie-analyse om hardwaregebruik te verminderen terwijl signaalintegriteit behouden blijft (SNR/SFDR).

High-throughput pipelines: Maximaliseren van DSP-blok (DSP48/DSP58) gebruik voor parallelle verwerking.

Software-ecosystemen: Xilinx Model Composer, MATLAB HDL Coder, Vivado HLS / Vitis HLS.

Wat je ontvangt: Geoptimaliseerde, syntheseerbare Verilog / VHDL / SystemVerilog code.

Bit-true, cycle-accurate testbenches die RTL-resultaten vergelijken met MATLAB/Python golden vectors.

Complete MATLAB/Python validatiescripts.

Resourcegebruik en timingrapporten die demonstreren