Ik spoor je systemverilog verilog code op met duidelijke uitleg

Sommige informatie is automatisch vertaald.
Laveeza Fatima

Pakistan

Ik spreek Urdu, Engels

Embedded systems, System Verilog, VHDL

Ik werk in digitale ontwerp en verificatie, waar ik dagelijks SystemVerilog en UVM gebruik. Ik heb verschillende projecten ontworpen en geverifieerd met SystemVerilog en UVM, samen met meerdere Arduin...
Lees meer
Over deze dienst

Ik ben een Digital Verification engineer die hands-on werkt met SystemVerilog en UVM. Ik heb persoonlijk een FIFO-module ontworpen en geverifieerd in SystemVerilog, samen met verschillende Arduino-gebaseerde embedded systems projecten.

Als je SystemVerilog/Verilog code een bug heeft, niet correct syntheseert, of je testbench zich niet gedraagt zoals verwacht, vind ik het probleem, los het op en stuur je een duidelijke schriftelijke uitleg over wat er mis was en waarom, zodat je het daadwerkelijk begrijpt, niet alleen de oplossing krijgt.

Wat ik kan helpen:

Syntax- en logische fouten in Verilog/SystemVerilog

Testbench debugging

FSM- en datapath-problemen

Conceptuitleg gekoppeld aan je eigen code

Let op: ik bied debugging en uitleg, geen volledige opdracht ghostwriting, zodat het werk echt van jou blijft.

Stuur je code en fout- of probleemomschrijving, en ik ga aan de slag.

Lees meer
debug your systemverilog verilog code with clear explanations
Volledig scherm
debug your systemverilog verilog code with clear explanations

Platform:

FPGA

Expertise:

Debuggen

•

SoC-optimalisatie

•

testing

Gerelateerde tags