Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwerp en simuleer digitale logische schakelingen met verilog, modelsim en proteus
Over deze dienst
Ik ontwerp, simuleer en verifieer digitale logische schakelingen met Verilog HDL, ModelSim en Proteus.
Ik ben een computer engineer en lab engineer met praktische ervaring in digitale logische ontwerp, Verilog HDL, ModelSim, Proteus en OBE-gebaseerd laboratoriumwerk. Ik kan je helpen met digitaal schakeling ontwerp, Verilog codering, simulatie, foutopsporing en resultaatverificatie.
Mijn diensten omvatten:
Verilog HDL code ontwikkeling
Combinatorische en sequentiële schakelingen
Logische poorten, adders, multiplexers, decoders en vergelijkers
Flip-flops, tellers, registers en FSMs
ModelSim simulatie en golfvormanalyse
Proteus schakeling ontwerp en simulatie
Code foutopsporing en foutcorrectie
Waarheidstabellen en simulatie resultaten
Labwerk en projectondersteuning
Ik lever nauwkeurig, goed georganiseerd en gemakkelijk te begrijpen werk volgens jouw wensen.
Platform:
STM32
Veelgestelde vragen
Automatische vertaling
Q1. Welke digitale logische schakelingen kun je ontwerpen?
Ik kan zowel combinatorische als sequentiële digitale schakelingen ontwerpen, inclusief logische poorten, adders, subtractors, multiplexers, demultiplexers, encoders, decoders, vergelijkers, flip-flops, tellers, registers en eindige toestandsmachines (FSMs).
Q2. Kun je Verilog HDL code schrijven?
Ja. Ik ontwikkel, pas aan en debug Verilog HDL code voor digitale logische schakelingen en lever simulatieklare bestanden.
Q3. Bied je ModelSim simulaties en golfvormen aan?
Ja. Ik kan Verilog ontwerpen simuleren in ModelSim, testbenches maken, golfvormen analyseren en simulatie resultaten leveren.
Q4. Kun je schakelingen ontwerpen in Proteus?
Ja. Ik kan geschikte digitale logische schakelingen maken en simuleren in Proteus en de benodigde projectbestanden en simulatie resultaten leveren.
Q5. Kun je mijn bestaande Verilog code debuggen?
Ja. Stuur je Verilog code, foutmeldingen of simulatie resultaten, en ik kan ontwerp- of programmeerproblemen identificeren en corrigeren.
Q6. Kun je werken met aangepaste schakelingseisen?
Ja. Je kunt een schakelingdiagram, waarheidstabel, Booleaanse uitdrukking, blokdiagram of geschreven eisen aanleveren, en ik ontwerp de schakeling dienovereenkomstig.
Q7. Ontvang ik de bronbestanden?
Ja. Afhankelijk van het gekozen pakket kan ik Verilog bronbestanden, testbenches, ModelSim bestanden, Proteus projectbestanden, simulatie resultaten en documentatie leveren.
Q8. Welke informatie moet ik aanleveren voordat ik een bestelling plaats?
Geef je projectvereisten door, eventueel een schakelingdiagram of waarheidstabel, benodigde software, Verilog specificaties, verwachte outputs en eventuele labhandleidingen of referentiemateriaal.
