Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwerp en debug verilog en systemverilog
Elektrotechnisch ingenieur
Ik ben afgestudeerd in Electrical Engineering aan NUST-SEECS met sterke vaardigheden in RTL-ontwerp, SystemVerilog en FPGA-synthese. Ik heb ervaring in hardware-versnelde AI-inferentie en functionele ...
Over deze dienst
Ben je op zoek naar schone, syntheseerbare en goed gedocumenteerde Verilog of SystemVerilog RTL voor je FPGA-ontwerp?
Ik kan digitale hardwaremodules ontwerpen, simuleren, testen en debuggen op basis van jouw technische eisen.
Mijn diensten omvatten:
Combinatorische en sequentiële logische ontwerpen
Finite state machines, tellers, registers en multiplexers
Aangepaste Verilog en SystemVerilog RTL-modules
Testbench ontwikkeling en functionele simulatie
Debuggen van compilatie-, logica- en simulatiefouten
Ondersteuning voor Intel Quartus Prime en QuestaSim of ModelSim
Commentaar in de broncode, simulatie waveforms en documentatie
Waarom met mij werken?
Afgestudeerd in Electrical Engineering aan NUST
Heldere communicatie en goed gedefinieerde deliverables
Schoon, modulair en begrijpelijk RTL-code
Levering volgens het gekozen pakket en afgesproken scope
Voordat je bestelt, stuur me je eisen, voorkeurs-HDL, doel-FPGA of apparaat, ontwikkeltool, input- en outputgegevens, klok- en resetvereisten en verwachte resultaten.
Neem contact met me op voordat je een bestelling plaatst, vooral voor multi-module, bord-specifieke of urgente werkzaamheden. Voor educatieve projecten bied ik tutoring, debugging en uitlegondersteuning aan.
Platform:
FPGA
Expertise:
Debuggen
•
testing
•
Programmeren
Veelgestelde vragen
Automatische vertaling
Welke informatie heb je nodig voordat je begint?
Stuur alstublieft de ontwerpspecificatie, voorkeurs-HDL, input- en outputgegevens, klok- en resetvereisten, doel-FPGA of bord, ontwikkeltool, verwachte gedrag en deadline. Voor debugging, stuur ook je bestaande code en foutmeldingen.
Welke HDL-talen en ontwikkeltools ondersteun je?
Ik werk met Verilog en SystemVerilog met Intel Quartus Prime, QuestaSim en ModelSim. Neem contact met me op voordat je bestelt als je project een andere FPGA of ontwikkeltool vereist.
Kun je mijn bestaande RTL-code debuggen of aanpassen?
Ja. Stuur de volledige bronbestanden, compilatie- of simulatiefouten, waveform screenshots en een duidelijke beschrijving van het verwachte gedrag.
Lever je een testbench en simulatie resultaten?
Ja. Testbench ontwikkeling en functionele simulatie zijn inbegrepen volgens het gekozen pakket. Standaard- en Premium-pakketten omvatten meer gedetailleerde testing en documentatie.
Bevat deze dienst programmeren en testen van een fysieke FPGA-bord?
Deze dienst behandelt vooral RTL broncode, testbenches en simulatie. Implementatie of testen op een fysiek bord is alleen mogelijk na overleg vooraf en indien het gevraagde apparaat en de tools ondersteund worden.
