Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwerp fpga-projecten met verilog vhdl, xilinx vivado, python prog data-analyse
SENIOR PCB-ONTWERPER, Embedded Systems, Iots Development
Ik ben Mehmood Raza, een professionele PCB-ontwerper met expertise in Electronics, Printed Circuit Boards Design, Embedded Systems en IOTs Development. Mijn specialisaties omvatten software zoals KiCA...
Over deze dienst
Ik help onderzoekers en ingenieurs hun digitale ontwerpideeën tot leven te brengen met Verilog, VHDL, Xilinx Vivado en Python. Of je nu aangepaste RTL-logica, IP-integratie of Python-scripts nodig hebt om je hardware-uitgangsgegevens te analyseren en op te schonen, ik sta voor je klaar.
Kernexpertise
- FPGA- en SoC-gebaseerd systeemontwerp en -integratie
- FPGA-ontwikkeling met Verilog, VHDL, SystemVerilog en Chisel
- RTL-codering, functionele simulatie en synthese
- Aangepaste IP-kernontwerp en -integratie (Vivado)
- Single-cycle, multi-cycle en pipelined processors
- Ontwerp van FSMs, tellers, ALUs, controllers en processors
- FPGA-prototyping, hardware mapping en verificatie
- Embedded FPGA-ontwikkeling
- Testbenches en verificatieomgevingen maken
Processor- en architectuurvaardigheden
- C/C++ naar assembly conversie (en omgekeerd)
- Ervaring met MIPS, RISC-V, x86
Praktijkervaring met:
- Zynq Ultrascale+ MPSoC
- Zynq-7000 serie
- Spartan-3
Platform:
FPGA
Sensoren:
Camera
Expertise:
SoC-optimalisatie
Mijn portfolio
Andere Elektrotechniek diensten die ik aanbied
Veelgestelde vragen
Automatische vertaling
Met welke FPGA-borden werk je?
Ik richt me vooral op Xilinx/AMD chips (Artix-7, Kintex-7, Zynq, UltraScale+) binnen Vivado, maar de onderliggende HDL-logica werkt op de meeste standaardborden.
Waarom Python gebruiken naast FPGA-ontwikkeling?
Python maakt hardware testen veel makkelijker! Het is ideaal voor het genereren van testvectoren, het lezen van ruwe outputbestanden van je bord of simulator, en het plotten van de data zodat je kunt zien of je hardware doet wat het moet doen.
Wat heb je van mij nodig om te beginnen?
Een korte uitleg van je doelen, het model van je doelchip of -bord, je voorkeurstaal (Verilog of VHDL), en eventuele blokdiagrammen of specificaties die je hebt klaarstaan.
Kun je helpen met hardware bugs of bestaande code die niet werkt?
Absoluut! Stuur je huidige projectbestanden, blokdiagrammen of foutlogs van Vivado. Ik help je met het debuggen van timingfouten, syntaxproblemen of logische bugs en zorg dat je ontwerp soepel compileert.
Zul je de volledige projectbestanden leveren na afronding?
Ja, je ontvangt de volledige broncode (.v of .vhd bestanden), constraintbestanden (.xdc), Vivado-projectarchieven en eventuele Python-scripts voor data-analyse of testen.
