Ik ontwerp een i2c-, spi- of uartcontroller voor jouw fpga

Sommige informatie is automatisch vertaald.

Pakistan

Ik spreek Urdu, Engels

RTL-verificatie en FPGA-ontwerper

ASIC-ontwerp en verificatie-ingenieur met meer dan 3 jaar ervaring in RTL-verificatie en timingafsluiting, inclusief een 12nm-tape-out. Ik help hardwareteams, startups en studenten digitale ontwerpen ...
Over deze dienst

Ik ontwerp en verifieer seriële protocolcontrollers in Verilog/SystemVerilog, gericht op Xilinx FPGAs met Vivado.

Wat je krijgt:

  • Synthese-klaar RTL voor I2C, SPI of UART (master/slave zoals nodig)
  • Zelfcontrollerende testbench en simulatie- resultaten
  • Configureerbare parameters (baudrate, klokdelers, databreedte)
  • Vivado-compatibele bestanden en een korte integratiehandleiding

Ik heb deze controllers ingebouwd in een werkend memory-mapped systeem op Artix-7. Noem het protocol, de klokfrequentie en eventuele speciale vereisten.

Platform:

FPGA

Sensoren:

Temperatuur

Expertise:

RTOS

•

Debuggen

•

SoC-optimalisatie

•

Microcontrollers

•

ROS