Ik ontwerp maatwerk fpga en rtl projecten met verilog, systemverilog

Hoi!

Ik ben een Gecertificeerd Digital Chip Designer en FPGA Engineer met uitgebreide praktische ervaring in RTL ontwerp, Verilog/SystemVerilog, en Xilinx Vivado. Ik heb gewerkt aan aangepaste processors, RISC-V architecturen, communicatieprotocollen en complexe FPGA-systemen, en lever betrouwbare en goed gedocumenteerde ontwerpen.

Als je professionele FPGA of RTL ontwikkeling nodig hebt, ben je hier aan het juiste adres.

Wat ik voor jou kan doen:

• Aangepast FPGA en RTL ontwerp met Verilog / SystemVerilog
• RTL codering, debugging en functionele verificatie
• Testbench ontwikkeling en simulatie (Vivado / ModelSim)
• FPGA synthese, implementatie en timing analyse
• Constraint bestanden (XDC/UCF) en board bring-up
• Modulair en schaalbaar digitaal ontwerp

FPGA & RTL projecten die ik behandel:

• Aangepaste CPUs & RISC-V processors (single-cycle & pipelined)
• ALU, adders, multipliers en datapath/control logica
• FSMs, tellers, encoders/decoders
• UART, FIFO, LIFO, geheugenontwerp & CDC handling
• Digitale systemen en algoritme-niveau RTL ontwerp
• Academische, onderzoeks- en industry-grade FPGA projecten

FPGA platforms & tools

Xilinx FPGAs: Artix, Spartan, Zynq, Virtex

Tools: Xilinx Vivado, ModelSim, Quartus, Proteus

Schoon RTL met juiste hiërarchie en documentatie