Ik zal FPGA-projecten en simulaties uitvoeren op Vivado en Xilinx ISE met behulp van Systemverilog

Als je op zoek bent naar een professional die kan helpen met FPGA-programmering, Verilog, SystemVerilog, RISC-processors en digitale logische ontwerp taken of projecten!

Ik ben gespecialiseerd in hardware ontwerp, FPGA-programmering en IP core ontwikkeling met Verilog en SystemVerilog. Deze dienst richt zich op het ontwerpen, implementeren en testen van FPGA-gebaseerde oplossingen, inclusief RISC-processors en aangepaste IPs.

Ik heb ervaring met het werken met Arty A7 en Nexys A7, Zybo FPGA-borden, en ik kan je ontwerp direct op deze platforms implementeren. Ik kan je ontwerp vertalen naar RTL met Verilog/SystemVerilog, IP cores ontwikkelen en integreren, functionaliteit controleren en debuggen, simulatieanalyse uitvoeren en User Constraint Files (UCF) maken voor gerichte FPGA-borden.

Diensten die ik aanbied:

• Basis logische poorten coderen
• Timing diagrammen
• Blok schema ontwerp
• Finite State Machines
• Rekenkundige State Machines
• Waarheidstabellen
• TestBenches
• RTL ontwerp
• Implementatie van RISC-processor
• Aangepaste IP core ontwikkeling
• User Constraint Files (UCF)

Tools en software die ik gebruik:

• Vivado
• ModelSim
• Xilinx ISE
• Logisim
• MATLAB