Ik ontwerp rtl in verilog, systemverilog of vhdl met testbench

Heb je schone, werkende RTL nodig voor je FPGA of digitale ontwerpproject? Ik ben een Design & Verification Engineer bij NUST Chip Design Center en heb certificeringen van RISC-V International en Xilinx FPGA.

Wat ik lever:

- Synthesiseerbare RTL in Verilog, SystemVerilog of VHDL

- Een testbench met simulatie waveforms

- Toestandsmachines, tellers, ALUs, FIFOs, UART/SPI/I2C en geheugencontrollers

- Debuggen en optimaliseren van je bestaande code

- Korte ontwerpdocumentatie met blokdiagram

Hoe het werkt:

1. Stuur je specificaties of bestaande code, doelapparaat en simulator.

2. Ik bevestig scope, prijs en planning voordat je bestelt.

3. Ik lever bronbestanden, testbench, waveforms en notities.

4. Revisies zijn inbegrepen bij elk pakket.

Stuur me eerst een bericht zodat ik kan bevestigen dat je project past. Ik reageer binnen ongeveer een uur. Wil je volledige UVM-verificatie? Bekijk mijn UVM dienst.