Ik ga Verilog VHDL-codering doen op Xilinx, Vivado, Quartus en ModelSim voor FPGA

Sommige informatie is automatisch vertaald.

saad

Pakistan

Ik spreek Engels

5 bestellingen voltooid

matlab, simulink, gui

Hoi, ik ben saad, afgestudeerd in Computer Science aan de Punjab University, met meer dan 6 jaar ervaring in Verilog en digitaal ontwerp. Ik ben gespecialiseerd in RTL-ontwerp, simulatie, FPGA/ASIC-on...

Lees meer

Over deze dienst

Ben je vastgelopen met een Verilog-module of heb je een compleet digitaal ontwerp vanaf nul nodig? Ik help je graag!

Ik ben Nasir, een afgestudeerde in Computer Science met meer dan 6 jaar ervaring in Verilog HDL, FPGA-ontwerp en RTL-ontwikkeling. Ik heb gewerkt aan een breed scala van projecten, van eenvoudige logische poorten tot complexe pipelined processors.

Diensten die ik aanbied:

Verilog codering en module ontwerp
Testbenches en simulatie
FPGA-implementatie en debugging
Optimalisatie voor synthese en timing

️ Tools & Software die ik gebruik:

Xilinx Vivado / ISE
ModelSim / QuestaSim
Altera Quartus
Synopsys Design Compiler
GTKWave
VS Code / Notepad++

Je krijgt schone, efficiënte en goed gedocumenteerde code die op tijd wordt geleverd. Of je nu student, onderzoeker of engineer bent, ik sta klaar om jouw project tot leven te brengen.

Stuur me een bericht voordat je je bestelling plaatst om je wensen te bespreken!

Lees meer