Het lijkt erop dat deze dienst tijdelijk niet beschikbaar is

Ik ontwerp fpga-systemen met vivado of quartus via verilog of systemverilog

Sommige informatie is automatisch vertaald.
Osama

Pakistan

Ik spreek Urdu, Pasjtoe, Engels
FPGA en RTL ontwerpingenieur met praktische ervaring in Xilinx Zynq RFSoCs, RISC-V processorontwerp en SystemVerilog-verificatie. Ik heb multicycle en pipelined processors vanaf nul opgebouwd, gewerkt...
Lees meer
Over deze dienst

Ben je op zoek naar een professionele FPGA-ingenieur die echt hardware begrijpt en niet alleen code kopieert en plakt? Je bent op de juiste plek.

Ik ben een FPGA- en RTL-ingenieur met echte industrie- en onderzoekservaring. Ik heb gewerkt aan multicycle en pipelined RISC-V-processors vanaf nul, met Xilinx Zynq RFSoCs voor S-band RF-signaaloverdracht, en complexe digitale systemen geïmplementeerd die verder gaan dan tekstboekvoorbeelden. Momenteel ben ik een Research Affiliate aan GIST University in Zuid-Korea, waar ik in de EECS-afdeling werk aan herconfigureerbare computing-architecturen.

Wat ik aanbied:

FPGA-ontwerp & implementatie

  • RTL in Verilog en SystemVerilog voor Xilinx (Artix, Zynq, UltraScale) en Intel (Cyclone, Arria, Stratix) FPGAs
  • Synthese, place & route, timinganalyse met Vivado en Quartus Prime
  • IP-kernintegratie met Xilinx IP

Digitale

  • Combinatie- en sequentiële logica
  • FSM en optimalisatie
  • Pipelined datapad
  • Geheugeninterfaces, FIFO, klokdomein crossing

Interface-protocollen

  • SPI, UART, I2C, AXI, Wishbone
  • VGA-displaycontrollers
  • RISC-V processorintegratie

High-Level Synthesis

  • Vitis HLS voor het genereren van aangepaste IP
  • Hardware/software


Lees meer
design fpga systems using vivado or quartus via verilog systemverilog
Volledig scherm
design fpga systems using vivado or quartus via verilog systemverilog

Platform:

FPGA

Sensoren:

Temperatuur

•

Versnellingsmeter

•

Ultrasoon

•

Microfoon

+9 meer

Expertise:

RTOS

•

Overige

Gerelateerde tags