Ik zal UVM-gebaseerde verificatie uitvoeren in Vivado, VCS en Questasim

Sommige informatie is automatisch vertaald.

Pakistan

Ik spreek Engels

9 bestellingen voltooid

Elektrotechnisch ingenieur

Ik ben een elektrotechnisch ingenieur met multitask-vaardigheden en kennis. Ik voer jouw toegewezen taken uit, AI- en data entry-projecten, probleemoplossing en schakelinganalyse. Ik bied mijn profess...
Over deze dienst

Heb je een robuuste uvm-gebaseerde functionele verificatie nodig voor je digitale ontwerp? Ik ben gespecialiseerd in coverage-gedreven SystemVerilog UVM-gebaseerde constrained random functionele verificatie om te zorgen dat je ontwerp voldoet aan de hoogste normen van betrouwbaarheid en prestaties.


Waarom voor mij kiezen?

Uitgebreide ervaring: meer dan 3 jaar praktische ervaring met SystemVerilog en UVM voor verificatie van digitale ontwerpen.

Bewezen methodologieën: Gebruik van industrienorm praktijken voor efficiënte en effectieve verificatie.

Uitgebreide testing: Strenge verificatie om bugs vroeg in de ontwerpfase te vinden en te verwijderen.


Diensten die ik aanbied:


UVM Testbench ontwikkeling: Ontwerp en implementatie van uitgebreide UVM testbenches.

Constrained Random Testing: Generatie van realistische stimuli om de functionaliteit van het ontwerp grondig te testen.

Functionele coverage afsluiting: Zorg dat alle functionaliteiten van het ontwerp volledig worden getest.

Code coverage analyse: Meet en verbeter de code coverage metrics


Tools expertise:

  • SystemVerilog
  • UVM (Universal Verification Methodology)
  • QuestaSim, VCS, ModelSim







Platform:

FPGA

Sensoren:

Temperatuur

Ultrasoon

Microfoon

Expertise:

Debuggen

SoC-optimalisatie

IoT

testing

AI

Andere Elektrotechniek diensten die ik aanbied

Gerelateerde tags