Ik bouw je python project van begin tot eind met oop code

R
ramishjvd
R
ramishjvd
Muhammad Ramish
Sommige informatie is automatisch vertaald.
build your python project from start to end with oop code
Volledig scherm
build your python project from start to end with oop code
Volledig scherm
Volledig scherm
build your python project from start to end with oop codebuild your python project from start to end with oop codebuild your python project from start to end with oop code

Over deze dienst

Automatische vertaling

Ik bouw Python projecten van begin tot eind. Jij stuurt het idee of de eisen, en ik lever werkende, goed gestructureerde code die je kunt uitvoeren en uitbreiden.


Wat ik kan bouwen:

- Python scripts en automatiseringstools

- Objectgeoriënteerde programma's (klassen, inheritance, encapsulation, design patterns)

- Data verwerking en analyse (CSV, Excel, JSON, NumPy, Pandas, Matplotlib)

- Numerieke modellen en simulaties

- Command-line tools en kleine desktop utilities

- Bugs oplossen, refactoren en code opschonen


Hoe ik werk:

1. Je deelt je eisen of bestaande code

2. Ik bevestig scope, prijs en leveringstermijn

3. Ik bouw en test het project

4. Je krijgt schone, commentaar gevulde code, een README en setup stappen


Elke opdracht bevat:

- Leesbare code in PEP 8 stijl

- Basis tests zodat je kunt controleren of het werkt

- Duidelijke instructies om het uit te voeren

- Revisies binnen de afgesproken scope


Over mij: meer dan 3 jaar ervaring als engineer, gebruik makend van Python voor modellering, test tooling en automatisering naast SystemVerilog en C++.


Stuur me alsjeblieft een bericht voordat je bestelt met je eisen, zodat ik kan bevestigen dat ik geschikt ben en een juiste offerte kan geven.


  • Expertise

    • Algoritmen en gegevensstructuren
    • Debuggen
    • Prestaties
    • Besturingssysteem
    • Design

  • Programmeertaal

    • Python

Maak kennis met Muhammad Ramish

Muhammad Ramish

ASIC Digital Design and Verification Engineer

  • Afkomstig uitPakistan
  • Lid sindssep 2026
  • Gem. reactietijd1 uur

  • Talen

    Engels, Urdu
I'm a digital design and verification engineer with 3+ years of ASIC and FPGA experience. I mostly work in SystemVerilog, with Python and C++ for reference models and scripting. I've used Synopsys VCS, Cadence Xcelium and Vivado for simulation, and I'm comfortable with AXI4, RISC-V and lint cleanup. I can build testbenches from scratch, debug failing RTL from waveforms, write Makefile-based flows, and model behaviour in Python before RTL. I am well equipped for both verification and design related tasks.

Automatische vertaling

Andere Software development diensten die ik aanbied

Gerelateerde tags