Door categorieën bladeren
Ontdekken
Fiverr Pro
Nederlands
$
USD
Ik ontwerp en simuleer je verilog rtl-module met testbench
Elektrotechnisch ingenieur met expertise in RTL Circuit Sim en PCB-ontwerp
Elektrotechniek student (Instrumentation & Controls, NSUT) met praktische ervaring in RTL-ontwerp (Verilog: FIFO, FSM), analoge schakelingensimulatie (LTspice, QUCS — RC, Op-Amp, filtercircuits) en PC...
Over deze dienst
Ik help je bij het ontwerpen, debuggen of verifiëren van kleine tot middelgrote digitale logische modules in Verilog FIFO's, FSM's, tellers, ALU's en vergelijkbare RTL-blokken. Ik schrijf schone, syntheseerbare RTL-code samen met een zelfcontroleerde testbench in Icarus Verilog, en deel waveform-screenshots (GTKWave) die het correcte functionele gedrag laten zien.
Geschikt voor: hulp bij coursework, kleine FPGA-projecten, het debuggen van bestaande RTL die niet naar verwachting functioneert, of het verifiëren van je ontwerp volgens een specificatie.
Wat je krijgt: RTL-bestand(en), testbench, waveform-uitvoer en een korte uitleg over wat is geverifieerd.
Platform:
Overige
Sensoren:
Overige
Expertise:
Debuggen
•
testing
•
Programmeren
Veelgestelde vragen
Automatische vertaling
Kun je mijn bestaande Verilog-code debuggen in plaats van nieuwe code te schrijven?
Ja — stuur me je code en een beschrijving van het probleem, en ik debug het, leg de oorzaak uit en deel de gecorrigeerde code met een testbench die de oplossing bewijst.
Kun je helpen met mijn college/universiteitsopdracht?
Ja, ik help regelmatig met coursework-level Verilog-opdrachten — FIFO's, FSM's, tellers, ALU's en soortgelijke digitale logische modules.
