Ik ontwerp verilog hdl rtl modules, fsm, fifo en testbench

Sommige informatie is automatisch vertaald.

India

Ik spreek Hindi, Engels

Elektrotechniek student

Ik ben een student Elektrotechniek aan IIT Ropar met een sterke focus op RTL ontwerp en digitale architecturen. Ik heb uitgebreide ervaring in het ontwerpen van 32-bit RISC-V processors, UART CDC-brug...
Over deze dienst

Welkom!

Ik bied professionele Verilog HDL en RTL ontwerp diensten voor digitale elektronica, FPGA en academische of industriële projecten. Ik schrijf schone, syntheseerbare en goed gedocumenteerde code met grondige simulatie en verificatie.

Ik kan helpen met:

  • Verilog HDL codering
  • RTL ontwerp
  • Finite State Machines (FSM)
  • ALU, registers, tellers, shift registers
  • UART, FIFO, geheugen (RAM/ROM)
  • Digitale logica ontwerp
  • FPGA projecten
  • Testbench ontwikkeling
  • Simulatie met Vivado

Wat je ontvangt:

  • Schone en syntheseerbare Verilog HDL code
  • Goed gestructureerde RTL modules
  • Compleet testbench voor verificatie
  • Simulatiegolven
  • Broncode
  • Documentatie (indien nodig)
  • Snelle communicatie en tijdige levering

Ik heb ervaring met het ontwikkelen van projecten zoals een 32-bit RISC-V processor, UART Clock Domain Crossing Bridge, Smart Elevator Controller en Traffic Light Controller, samen met veel herbruikbare RTL modules.

Neem contact met mij op voordat je een bestelling plaatst zodat we je projectvereisten kunnen bespreken en de beste oplossing kunnen kiezen.

Dank je wel, en ik kijk ernaar uit om met je samen te werken!

Platform:

FPGA

Expertise:

Debuggen

SoC-optimalisatie

Programmeren

Overige

Mijn portfolio