Ik ontwerp en simuleer risc v-processors in verilog vhdl

Sommige informatie is automatisch vertaald.
Saad Afridi

Pakistan

Ik spreek Engels

AI computerarchitectuur engineer

Ik ben een student Computer Engineering en AI Computer Architecture stagiair bij Logical Silicon Inc. Ik specialiseer me in computerarchitectuur, RTL-ontwerp en AI hardwareversnelling, met expertise i...
Lees meer
Over deze dienst

Worstel je met een Verilog, VHDL of RISC-V processor opdracht of project? Ik ontwerp, simuleer en documenteer het voor jou schoon, werkend en snel geleverd.

Ik ben een student Computer Engineering (GIKI) en werk momenteel als AI Computer Architecture Engineer, met praktische ervaring in het bouwen van RISC-V processoren vanaf nul: single-cycle, 5-stage pipelined, en aangepaste instructieset-extensies (CFU/MAC units) op echte FPGA hardware (Xilinx Vivado, Nexys A7).

Wat ik kan helpen:

  • Verilog / VHDL modules (ALU, FSM, decoder, teller, etc.)
  • RISC-V processor ontwerp (single-cycle, pipelined, aangepaste ISA)
  • Testbenches + simulatie waveforms (Vivado, Verilator)
  • Universiteitslab opdrachten & FYP/afstudeerondersteuning
  • Duidelijke documentatie zodat je je eigen code begrijpt

Waarom met mij werken:

  • Snelle levering (2 dagen bij Basic)
  • Echte FPGA + industrie ervaring, niet alleen theorie
  • Schoon, goed commentaar gegeven code die je kunt uitleggen in je viva/demonstratie

Stuur me je wensen voordat je bestelt, zodat ik de scope en planning kan bevestigen.

Lees meer
design and simulate risc v processors in verilog vhdl
Volledig scherm
design and simulate risc v processors in verilog vhdl
Volledig scherm
Volledig scherm
design and simulate risc v processors in verilog vhdldesign and simulate risc v processors in verilog vhdldesign and simulate risc v processors in verilog vhdl

Type besturing:

Overige

Merken van apparaten:

Overige

Programmeertaal:

C/C++

•

MATLAB

•

Python

•

Overige

Software:

Overige

Mijn portfolio

Gerelateerde tags