Ik zal rtl2gds-diensten leveren met behulp van cadence en synopsys

Diensten

ASIC fit RTL

FPGA Synthesis en Prototyping

Functionele Verificatie

Volledig ASIC-ontwerp van RTL tot GDSII

ASIC-ontwerp frontend en backend

Synopsys Design Constraint(SDC) schrijven

DRC/LVS/PEX verificatie en debugging

Volledige goedkeuring

Tapeout en testplannen

Tools

Xilinx/Vivado

Modelsim/VCS/Cadence Verilog XL/NCVerilog

Cadence Genus/Synopsys Design Compiler

Cadence Innovus

Cadence Virtuoso

Mentor Graphics Calibre

PVS

Tempus

Voltus

Quantus

Conformal

Waarom voor ons kiezen?

Vaardige IC-ontwerpers

We beschikken over verschillende tools

Geen concessies aan kwaliteit

Altijd op tijd leveren

Hoge kwaliteit opleveringen inclusief documentatie en presentaties

Live demo