Ik ontwerp aangepaste rtl logica in verilog en system verilog

Sommige informatie is automatisch vertaald.
Ramish Hassan

Pakistan

Ik spreek Engels, Duits

Hardware programmeur

Hallo! Ik ben een ingenieur gespecialiseerd in Digital IC Design, RTL-architectuur en C/C++ systemen programmeren. Ik heb praktische ervaring in front-end ontwerp, het schrijven en verifiëren van Veri...
Lees meer
Over deze dienst

Digital IC ontwerp, RTL codering & verificatie

Heb je robuuste, synthese-klare RTL en uitgebreide verificatie nodig? Ik ben gespecialiseerd in efficiënte Verilog en SystemVerilog IP cores, aangepaste datapads en verificatieomgevingen.

Wat ik aanbied:

  • Aangepast RTL ontwerp: Pipelined processors (bijvoorbeeld RISC-V), rekenunits en complexe datapads.
  • Sequentiële & FSM logica: Geheugencontrollers, FIFOs en Mealy/Moore state machines.
  • SoC protocollen: AMBA APB, AHB en AXI master-slave interfaces.
  • Geavanceerde verificatie: Gelaagde testbenches, SystemVerilog Assertions (SVA) en UVM.
  • FPGA prototyping: QSF mapping en Platform Designer integratie.

Tools & hardware:

  • Talen: Verilog, SystemVerilog, C/C++
  • EDA tools: ModelSim, Questa Sim, Quartus, Vivado
  • Doelen: Intel Cyclone IV/V (DE1-SoC, DE10-Lite), Xilinx Zynq-7000

Waarom voor mij kiezen? Ik lever strikt synthese-klare, goed commentaar gevulde code die wordt ondersteund door grondige corner-case verificatie om een foutloze hardware-implementatie te garanderen.

Lees meer
design custom rtl logic in verilog and system verilog
Volledig scherm
design custom rtl logic in verilog and system verilog

Platform:

FPGA

Sensoren:

Overige

Expertise:

Debuggen

•

Microcontrollers

•

testing

•

Programmeren

Gerelateerde tags