Ik bouw rtl met VHDL Verilog voor FPGA en het PCB-ontwerp

De afgelopen 8 jaar heb ik uitgebreid gewerkt aan FPGA-projecten (Verilog/VHDL), vooral gericht op Xilinx 6 en 7 series apparaten, evenals ZYNQ-ontwerpen met Vivado met SDK of Vitis. In die tijd heb ik embedded systemen ontworpen die SoCs, soft-core processors, FPGAs en multi-core DSPs integreren, waarbij ik mijn diepgaande kennis van embedded systemen heb gebruikt. Van het bedienen van een eenvoudige LED tot het opstarten van PetaLinux op ZYNQ SoCs, ik heb bijgedragen aan een breed scala aan projecten en leid vaak teams. Van schema-ontwerp tot eindproduct, ik kan je helpen bij het ontwikkelen van je complete embedded systeemoplossingen.