Ik ontwerp en optimaliseer ai accelerators voor fpga en asic

Sommige informatie is automatisch vertaald.

Pakistan

Ik spreek Engels

Expertise in IoT, Embedded system, PCB, GUI, schema's

Over mij Hoi! Ik ben een Electronics Engineer die zich specialiseert in AI hardware acceleration, FPGA design, RISC-V en embedded systemen. Mijn expertise omvat het ontwikkelen van custom instruction ...

Lees meer

Over deze dienst

Ben je op zoek naar een aangepaste AI accelerator, systolic array, FPGA-ontwerp of ASIC-compatibele RTL-oplossing?

Ik ontwerp en optimaliseer AI hardware accelerators met Verilog/SystemVerilog voor FPGA- en ASIC-toepassingen. Diensten omvatten systolic array accelerators, MAC- en verwerkings-elementontwerp, matrixvermenigvuldigingsengines, CNN-accelerators, INT4/INT8 datapads, pipelining, zero-skipping, sparsity-gevoelige architecturen en aangepaste rekenunits.

Ik kan RTL-ontwerp, simulatie, verificatie, testbenches, golfvormanalyse, synthese-klare code, blokdiagrammen en technische documentatie leveren.

Ondersteunde tools en flows omvatten Cadence-synthesetools met een 45 nm PDK, Xilinx Vivado, Yosys, OpenLane, Verilator, Icarus Verilog, GTKWave en open-source ASIC-flows met SKY130.

Ontwerpen kunnen worden geoptimaliseerd voor gebied, timing, vermogen, doorvoer, latency of FPGA-resourcegebruik. Leveringen kunnen broncode, testbench, syntheserapporten, timing- en gebiedsanalyse, netlists en architectuurdiagrammen omvatten.

Neem contact met mij op voordat je bestelt om je model, precisie, doel-FPGA of PDK, klokdoel en benodigde deliverables te bespreken.

Lees meer