Ik zal digitaal ontwerp dld-werken doen in logisim multisim logicworks ltspice pspice

Ik ben een professionele elektronica-ingenieur met meer dan 8 jaar ervaring in FPGA-ontwerp, Verilog/VHDL-programmering en circuit simulaties. Bedreven in tools zoals Vivado, Quartus, Xilinx ISE, ModelSim, Logisim en IPS-verificatie met UVM & PYUVM. Ik lever efficiënte oplossingen op maat van jouw behoeften. Laten we jouw ideeën tot leven brengen!

Gebieden van mijn expertise (inclusief maar niet beperkt tot):

- Aangepaste chip

- Aangepaste processor

- Verilog FPGA-games

- Implementatie van algoritmes op elke FPGA

- Foutcorrecties

- Moore/Mealy eindige toestandsmachines (FSM)

- Tellers/Multiplexers/De-multiplexers/Encoders/Decoders/ALU/FF

- Testbenches

- RISC/MIPS-processors

- En elk ander FPGA-project

Talen:

Verilog, System Verilog, VHDL, C/C++ HLS

FPGAs:

Intel/Altera, AMD/Xilinx, Lattice en Microsemi FPGAs

️ Software/Omgevingen:

Vivado, Vivado HLS, Vitis, SDAccel, Xilinx ISE, Quartus, Modelsim, Libro, Lattice Diamond, Gowin, OSS-CAD-Tools, GHDL, GTKwave, Yosys, Tang-Nano FPGAs

Standards/Protocollen:

UART, SPI, I2C, CAN, PCIE, USB, Ethernet, GSM, WIFI, GPS, BLUETOOTH