Ik ontwerp rtl, simuleer rtl code of gebruik codex voor ontwerp

Ben je op zoek naar betrouwbare RTL-ontwerp, digitale logicasimulatie of ondersteuning bij PCB-implementatie voor jouw hardwareproject?

Ik bied maatwerk engineeringdiensten voor FPGA, ASIC en embedded hardwaretoepassingen. Als student Computer Engineering aan UC Santa Barbara heb ik praktische ervaring in het ontwerpen, simuleren, debuggen en verifiëren van digitale systemen met SystemVerilog en Verilog.

Mijn RTL-diensten omvatten:

Combinatorisch en sequentieel logica-ontwerp

Finite-state machines

AXI, UART, SPI en I2C interfaces

Arbiters, tellers, FIFOs, skid buffers en datapads

FPGA-gerichte RTL-modules

SystemVerilog testbenches

Functionele simulatie en waveform debugging

Code review, optimalisatie en bugfixes

Documentatie en ontwerpverklaringen

Mijn PCB-diensten omvatten:

Schematische vastlegging

PCB-layout en componentplaatsing

Basis stroom- en signaalrouting

Bill of materials voorbereiding

Gerber- en fabricagebestanden genereren

Review en debugging van bestaande PCB-ontwerpen

Ik richt me op het maken van schone, leesbare en goed gedocumenteerde ontwerpen die op jouw wensen zijn afgestemd. Leveringen kunnen onder meer bestaan uit RTL-bronbestanden, testbenches, simulatie-resultaten, schema's, PCB-bestanden en Gerber-bestanden