Ik ontwerp fpga rtl in verilog of vhdl met simulatie en testbench

Sommige informatie is automatisch vertaald.
A. Yasir

Pakistan

Ik spreek Engels

FPGA-ontwerper en embedded systems engineer

Elektrisch ingenieur die zich specialiseert in FPGA-ontwerp, RTL-ontwikkeling en embedded systemen. Ik help klanten om specificaties om te zetten in betrouwbare Verilog- en VHDL-implementaties met beh...
Lees meer
Over deze dienst

Welkom bij mijn FPGA ontwerp dienst. Ik ontwerp betrouwbare RTL en digitale logica in Verilog of VHDL voor academische, prototyping- en echte hardwareprojecten.


Deze dienst is geschikt als je nodig hebt:

- Aangepaste RTL-modules en eindige toestandsmachines

- UART, SPI, I2C, AXI, geheugen- of sensorintegratie

- Testbench ontwikkeling, simulatie en waveform verificatie

- Timing-gevoelige optimalisatie voor Xilinx of Intel/Altera apparaten

- Netjes documentatie en praktische communicatie gedurende het project


Tools die ik gebruik:

- Xilinx Vivado / ISE

- Intel Quartus Prime

- ModelSim / QuestaSim


Leveringen kunnen bestaan uit synthesizable RTL, testbench bestanden, simulatie resultaten en timing- of resource-rapporten op basis van jouw wensen.


Stuur me alsjeblieft een bericht voordat je bestelt met je target FPGA of board, benodigde interfaces, projectomvang en deadline. Zo kan ik de haalbaarheid, prijs en levertijd bevestigen voordat we beginnen.

Lees meer
design fpga rtl in verilog or vhdl with simulation and testbench
Volledig scherm
design fpga rtl in verilog or vhdl with simulation and testbench
Volledig scherm
Volledig scherm
Bekijk presentatie
design fpga rtl in verilog or vhdl with simulation and testbenchdesign fpga rtl in verilog or vhdl with simulation and testbenchdesign fpga rtl in verilog or vhdl with simulation and testbenchdesign fpga rtl in verilog or vhdl with simulation and testbench

Platform:

FPGA

Expertise:

Firmware development

•

SoC-optimalisatie

+4 meer

Gerelateerde tags