Ik zal helpen met de implementatie van Verilog VHDL DSP RISC V FPGA met behulp van Vivado Quartus

Hoi, bedankt dat je contact opneemt. Ik ben een FPGA-ontwerper met 2 jaar ervaring in industriële FPGA-projecten. Ik ben hier om digitale systeemontwerpproblemen op te lossen, codeconversie van C naar Verilog, processorontwerp en DSP-algoritme-implementatie op FPGA-borden. Ik heb gewerkt met verschillende FPGA-borden, Spartan 6, nexys-Artix A7, DE1-SOC, SDR-chips.

Ik heb een sterke kennis van data flow, poortniveau, gedragsmodellering met Verilog en VHDL voor:

1-Real-time DSP-algoritmen implementatie

2-Implementatie van digitale communicatiesystemen

3-Processorontwerp volledig gepipeline met controlehazards, datahazards, uitzonderingen en interrupt-afhandelingsunit. Ik heb gewerkt met vectorprocessors, RISC-V, Mips 32-bit, LC-3b, enzovoort.

4-Moduul sensoren FPGA-interfacing (ultrasoon, mipi csi-2 bridge, UART MATLAB interfacing).

5-Timingrapporten

6-Bit-stream bestand

7-State machine ontwerp

De volgende borden die ik heb gebruikt en beschikbaar zijn:

1-Zybo Z7: Zynq-7000 ARM/FPGA SoC

2-DE1-SOC,

3-Zynq-7000 ARM/FPGA SoC

4-Spartan-6

5-Nexys A7

Ik ben beschikbaar voor vragen en projectbesprekingen. Voel je vrij om te overleggen